PATENT ABSTRACTS OF JAPAN

(11)Publication number :

09-238213

(43)Date of publication of application: 09.09.1997

(51)Int.Cl.

G06F 12/16 H04M 11/00 HO4N 1/21

(21)Application number: 08-067500 (22)Date of filing:

29.02.1996

(71)Applicant:

RICOH CO LTD


(72)Inventor:

KUNO KYOSUKE

(54) COMMUNICATION EQUIPMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To continue downloading at restoration of power even when a flush memory in a system control memory is erased due to power interruption during downloading. SOLUTION: The equipment is provided with a latch circuit 24 backed up by a battery to save a content of a flag during downloading, a chip select swap circuit 26 to direct a chip select signal having been given to a system control memory to an image storage device when the flag is set to indicating a downloading state, and a CPU 20 that stores program data from a line to the image storage device, sets a downloading state flag to the latch circuit 24 and then deleting a content of the system control memory and writes program data stored in the image storage device thereto. At restoration of power, when the flag indicates the downloading state, the CPU deletes the content of the system control memory and writes the program stored in the image storage device thereto.



LEGAL STATUS

[Date of request for examination]

12,07,2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-238213

(43)公開日 平成9年(1997)9月9日

(51) Int.Cl. ⁸		識別記号	庁内整理番号	FΙ			技術表示箇所
H 0 4 N	1/00	•		H 0 4 N	1/00	С	
G06F	12/16	340	7623-5B	G06F	12/16	3 4 0 P	
H 0 4 M	11/00	303		H 0 4 M	11/00	303	
H 0 4 N	1/21		•	H 0 4 N	1/21		

審査請求 未請求 請求項の数3 FD (全 11 頁)


(21)出顧番号	特顯平8-67500	. (71)出願人 000006747	
		株式会社リコー	
(22)出顧日	平成8年(1996)2月29日	東京都大田区中馬込1丁目3番6号	
		(72)発明者 久野 恭輔	
		東京都大田区中馬込1丁目3番6号 杉	朱式
•		会社リコー内	
		(74)代理人 弁理士 紋田 誠	

(54) 【発明の名称】 通信装置

(57) 【要約】

【課題】 ダウンロード中にシステム制御メモリのフラッシュメモリが消去状態で電源断となっても電源再投入時ダウンロード動作を継続できるようにする。

【解決手段】 ダウンロード中フラグを保持するバッテリバックアップされたラッチ回路と、このフラグがダウンロード中を示すときシステム制御メモリへのチップセレクト信号を画像蓄積装置に切り換えるチップセレクトスワップ回路と、回線からのプログラムデータを画像蓄積装置に蓄積すると共にラッチ回路にダウンロード中フラグを設定し、その後、システム制御メモリを消去して画像蓄積装置に蓄積されたプログラムデータを書き込むとト中を示す場合、システム制御メモリを消去して画像蓄積装置に蓄積されたプログラムを書き込むようにした。



【特許請求の範囲】

【請求項1】 通信画像データを一時蓄積する画像蓄積 装置を有するとともに、プログラムメモリとしてフラッシュメモリを搭載し、このプログラムメモリに格納する プログラムデータを通信回線を介してダウンロードして プログラムメモリの内容を更新する機能を備えた通信装 置において、

前記画像蓄積装置として、ダウンロードするプログラム データ以上の容量を有し、バッテリバックアップされた メモリを用いるとともに、

ダウンロード状態信号を保持するバッテリバックアップ されたダウンロード状態信号保持手段と、

前記ダウンロード状態信号保持手段に保持された状態信号がダウンロード中を示すとき、前記プログラムメモリへのチップセレクト信号を前記画像蓄積装置に切り換えるチップセレクト信号切換手段と、

通信回線を介して送られてくるデータがプログラムデータのとき、当該プログラムデータを前記画像蓄積装置に 蓄積するとともに、前記ダウンロード状態信号保持手段 にダウンロード中を示す状態信号を設定し、その後、前 記プログラムメモリを消去してから前記画像蓄積装置に 蓄積されたプログラムデータをプログラムメモリに書き 込む制御手段とを備え、

前記制御手段は、電源投入時、前記ダウンロード状態信号保持手段に保持された状態信号がダウンロード中を示す場合、前記プログラムメモリを消去して前記画像蓄積 装置に蓄積されたプログラムデータをプログラムメモリに書き込むことを特徴とする通信装置。

【請求項2】 プログラムメモリとしてフラッシュメモリを搭載し、このプログラムメモリに格納するプログラムデータを通信回線を介してダウンロードしてプログラムメモリの内容を更新する機能を備えた通信装置において、

電気的に書き込み可能な不揮発性メモリから成る外部メ モリユニットが着脱自在に接続される外部メモリユニッ トインタフェース部と、

ダウンロード状態信号を保持するバッテリバックアップ されたダウンロード状態信号保持手段と、

前記ダウンロード状態信号保持手段に保持された状態信号がダウンロード中を示すとき、前記プログラムメモリへのチップセレクト信号を前記外部メモリユニットに切り換えるチップセレクト信号切換手段と、

通信回線を介して送られてくるデータがプログラムデータのとき、当該プログラムデータを前記外部メモリユニットに蓄積するとともに、前記ダウンロード状態信号保持手段にダウンロード中を示す状態信号を設定し、その後、前記プログラムメモリを消去してから前記外部メモリユニットに蓄積されたプログラムデータをプログラムメモリに書き込む制御手段とを備え、

前記制御手段は、電源投入時、前記ダウンロード状態信

号保持手段に保持された状態信号がダウンロード中を示す場合、前記プログラムメモリを消去して前記外部メモリユニットに蓄積されたプログラムデータをプログラムメモリに書き込むことを特徴とする通信装置。

【請求項3】 請求項2に記載の通信装置において、前記制御手段は、通信回線からのプログラムデータを外部メモリユニットを介してプログラムメモリにダウンロードする際に、外部メモリユニットに当該通信装置を特定するパラメータを格納しておき、パラメータが格納された外部メモリユニットに蓄積されたプログラムデータのプログラムメモリへの書き込みは、そのパラメータが当該通信装置のものであるときのみ実行することを特徴とする通信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プログラムメモリとして、一括消去型で電気的に書き換え可能なフラッシュメモリを搭載し、このプログラムメモリに格納するプログラムデータを通信回線を介してダウンロードしてプログラムメモリの内容を更新する機能を備えた、ファクシミリ装置のような通信装置に関するものである。

[0002]

【従来の技術】電話回線等の通信回線に接続されるファクシミリ装置等においては、システム制御用プログラ金を格納するシステムROM(プログラムメモリ)を電熱的に書き換え可能なフラッシュメモリで構成するラムをといる。となら、システム制御用プログラムムをがいまることにより、システム制御のアップや機能拡張に容易に対力のである。ことができるようにしてシステム制御用プログラムが知られている。カンデータをシステム制御用プログラムメモリを構成するフラッシュを関係を介してジステム制御用プログラムメモリを構成するフラッシスモリのイレース(消去)処理を行っている。

[0003]

【発明が解決しようとする課題】ところが、このような 従来装置においては、以下に示すような問題点があっ た。

【0004】すなわち、上述したように、フラッシュメモリへの書き込みは、その構造上、一旦書き込まれている情報のイレース処理を行った後、書き込み動作を行わなければならない。このため、システム制御用プログラムメモリにフラッシュメモリを使用しダウンロードを行う際は、一時的にシステム制御用プログラムがイレースされた状態となる。従って、この時、停電等で機器の電源がオフの状態となった場合、再度電源がオンとなってもシステム制御用プログラムがイレースされた状態であ

るため、正常に動作することができない。

【0005】また、機器内部のメモリを介してダウンロードを行っているため、各種個別機能を盛り込んだ個々のプログラムをダウンロードする際、毎回電話回線よりダウンロードを行わなければならない。一方、各種機能を全て盛り込んだプログラムとした場合、プログラム容量が増加し、システム制御用プログラムメモリ及び一時蓄積用メモリの容量が増え、コストアップにつながる。

【0006】そこで、本発明はこのような問題点を解決するためになされたものであり、ダウンロード中にプログラムメモリがイレースされた状態で電源がオフとなっても、電源再投入時、ダウンロード動作を継続して行うことができ、正常に動作を開始することができる通信装置を提供することを目的とするものである。

【0007】また、各種の個別機能プログラムを毎回ダウンロードすることなく、それぞれ一度のダウンロードのみで利用することができるようにすることを目的とするものである。

[0008]

【課題を解決するための手段】上記目的を達成するた め、本願の請求項1に記載の発明は、通信画像データを 一時蓄積する画像蓄積装置を有するとともに、プログラ ムメモリとしてフラッシュメモリを搭載し、このプログ ラムメモリに格納するプログラムデータを通信回線を介 してダウンロードしてプログラムメモリの内容を更新す る機能を備えた通信装置において、前記画像蓄積装置と して、ダウンロードするプログラムデータ以上の容量を 有し、バッテリバックアップされたメモリを用いるとと もに、ダウンロード状態信号を保持するバッテリバック アップされたダウンロード状態信号保持手段と、このダ ウンロード状態信号保持手段に保持された状態信号がダ ウンロード中を示すとき、前記プログラムメモリへのチ ップセレクト信号を前記画像蓄積装置に切り換えるチッ プセレクト信号切換手段と、通信回線を介して送られて くるデータがプログラムデータのとき、当該プログラム データを前記画像蓄積装置に蓄積するとともに、前記ダ ウンロード状態信号保持手段にダウンロード中を示す状 態信号を設定し、その後、前記プログラムメモリを消去 してから前記画像蓄積装置に蓄積されたプログラムデー タをプログラムメモリに書き込む制御手段とを備え、こ の制御手段は、電源投入時、前記ダウンロード状態信号 保持手段に保持された状態信号がダウンロード中を示す 場合、前記プログラムメモリを消去して前記画像蓄積装 置に蓄積されたプログラムデータをプログラムメモリに 書き込むようにしたものである。

【0009】また、請求頃2に記載の発明は、プログラムメモリとしてフラッシュメモリを搭載し、このプログラムメモリに格納するプログラムデータを通信回線を介してダウンロードしてプログラムメモリの内容を更新する機能を備えた通信装置において、電気的に書き込み可

能な不揮発性メモリから成る外部メモリユニットが着脱 自在に接続される外部メモリユニットインタフェース部 「と、ダウンロード状態信号を保持するバッテリバックア ップされたダウンロード状態信号保持手段と、このダウ ンロード状態信号保持手段に保持された状態信号がダウ ンロード中を示すとき、前記プログラムメモリへのチッ プセレクト信号を前記外部メモリユニットに切り換える チップセレクト信号切換手段と、通信回線を介して送ら れてくるデータがプログラムデータのとき、当該プログ ラムデータを前記外部メモリユニットに蓄積するととも に、前記ダウンロード状態信号保持手段にダウンロード 中を示す状態信号を設定し、その後、前記プログラムメ モリを消去してから前記外部メモリユニットに蓄積され たプログラムデータをプログラムメモリに書き込む制御 手段とを備え、この制御手段は、電源投入時、前記ダウ ンロード状態信号保持手段に保持された状態信号がダウ ンロード中を示す場合、前記プログラムメモリを消去し て前記外部メモリユニットに蓄積されたプログラムデー タをプログラムメモリに書き込むようにしたものであ

【0010】さらに、請求項3に記載の発明は、請求項2に記載の通信装置において、前記制御手段は、通信回線からのプログラムデータを外部メモリユニットを介してプログラムメモリにダウンロードする際に、外部メモリユニットに当該通信装置を特定するパラメータを格納しておき、パラメータが格納された外部メモリユニットに蓄積されたプログラムデータのプログラムメモリへの書き込みは、そのパラメータが当該通信装置のものであるときのみ実行するようにしたものである。

[0011]

【発明の実施の形態】以下、本願の各発明の実施形態を 図面を参照して説明する。

【0012】図1は、本願の各発明に係る実施形態としてのファクシミリ装置を示すプロック構成図である。本実施形態におけるファクシミリ装置は、システム制御部1、システム制御メモリ(プログラムメモリ)2、操作表示部3、符号化復号化装置4、スキャナ5、プロッタ6、通信制御装置7、G3FAXモデム8、網制御装置9、画像蓄積装置10、外部メモリユニットインタフェース(I/F)部12等がシステムバス13に接続されて構成されている。また、システム制御部1及び画像蓄積装置10をバッテリバックアップするためのバッテリ1が設けられるとともに、外部メモリユニットI/F部12に着脱自在に取り付けられる外部不揮発性メモリ14が備えられている。

【0013】システム制御部1は、このファクシミリ装置全体の制御処理を行うものであり、制御に必要な情報を電源断時にも保持しておくためにバッテリ11によりバックアップされている。システム制御メモリ2は、システム制御部1が実行する制御処理プログラム及び制御

処理プログラムを実行するときに必要な各種データなど を記憶するプログラムメモリであり、一括消去型の電気 的書き換え可能な不揮発性半導体メモリであるフラッシ ュメモリが用いられている。

【0014】操作表示部3は、このファクシミリ装置を操作するためのもので、各種の操作キー及び各種の表示器からなる。符号化復号化装置4は、画信号を符号化圧縮すると共に、符号化圧縮されている画情報を元の画情報に復号化するためのものである。スキャナ5は、所定の解像度で原稿画像を読みとるためのものであり、プロッタ6は、所定の解像度で画像を記録出力するためのものである。

【0015】通信制御装置7は、G3FAXモデム8、網制御装置9を制御して、画情報の伝送制御を行うためのものである。画像蓄積装置10は、符号化圧縮後の画情報を一時蓄積するためのものであり、DRAM等の揮発性メモリで構成されているが、電源断時にも画情報等を保持しておくためにバッテリ11によりバックアップされている。また、この画像蓄積装置9は、電話回線を介してのプログラムダウンロード時にプログラムデータを一時蓄積しておくためにも用いられる。

【0016】外部メモリユニットI/F部12は、外部メモリユニット(外部不揮発性メモリ14)との接続を行うためのインタフェース部であり、外部不揮発性メモリ14は、フラッシュメモリ等からなるカード状のメモリ媒体である。

【0017】上記図1におけるシステム制御部1内の本発明に係わる部分の構成を図2に示す。図2において、20はシステム全体を制御するCPUで、このCPU20に接続された入力ポート21は各種ステータス情報等を入力するポートであり、出力ポート22は各ブロックへの制御信号等を出力するポートである。本願の各請求項に記載の制御手段も上記CPU20により実現される。23はCPU20からのベリフェラル(周辺機器)アクセス時に出力されるアドレスをデコードして各ペリフェラルのチップセレクト信号を生成するチップセレクト生成回路である。

【0018】 24, 25 はバッテリ11にてバックアップされたダウンロード状態信号を保持するラッチ回路(ダウンロード状態信号保持手段)であり、CPU20からデータバスの最下位ビット(bit0)に出力されるダウンロード状態信号(フラグ)をラッチする。 26 は電源投入時のダウンロード状態信号に基づき各チップセレクト信号の入れ替えを行うか否かを制御するチップセレクトスワップ回路(チップセレクト信号切換手段)である。 27 は電源投入時にCPU20 及び各ペリフェラルにリセット信号を出力するパワーオンリセット回路であり、28, 29 はパワーオンリセット回路 27 より出力されたリセット信号RESETのタイミングをすらすためのフリップフロップ回路(F/F)である。

【0019】次に、このように構成されたファクシミリ 装置の動作について説明する。

【0020】先ず、電話回線からプログラムデータをダウンロードする動作を図3のフローチャートを参照して説明する。電話回線からの着呼が有ると(判断101の Y)まず、電話回線より送られてくるデータが画データであるかプログラムデータであるかを通信プロトコル上のNSS(Non-Standard facilities Set-up)にて判断する(判断102)。送信側では、NSSに画データかプログラムデータかの情報を盛り込んでくるので、この情報に基づき、ファクシミリ装置本来の画データであった場合、ダウンロード中フラグはオフのままとして、この処理フローを終了し、通常のファクシミリ受信処理に移行する(判断102のN→処理103)。

【0021】一方、プログラムデータの転送であった場 合は、さらに、外部不揮発性メモリ14が外部メモリユ ニットI/F部12に装着されているか否かをチェック する(判断104)。外部不揮発性メモリ14が装着さ れていなければ、回線からのプログラムデータをそのま ま画像蓄積装置10に蓄積する(判断104のN→処理 105)。プログラムデータの受信が終了し、全データ が画像蓄積装置10に蓄積された後(判断106の Y)、CPU20にてラッチ回路24にダウンロード中 フラグをONにセットする(処理107)。フラグセッ ト終了後、画像蓄積装置10に蓄積したプログラム中の ダウンロードプログラムエリアにジャンプして、プログ ラムカウンタPCを画像蓄積装置内に移す(処理10 8)。次に、システム制御メモリ2を構成するフラッシ ュメモリをイレース (消去) し、イレース終了後、画像 蓄積装置10内のプログラムデータをシステム制御メモ リ2に転送する(処理109→処理110)。転送終了 後、CPU20にてラッチ回路24にセットしたダウン ロード中フラグをリセットし(処理111)、システム 制御メモリ2内のイニシャルプログラムエリアにジャン プして、プログラムカウンタPCをシステム制御メモリ 内に戻す(処理112)。これにより、本ファクシミリ 装置は以降、ダウンロードしたシステム制御用プログラ ムに従って動作する。

【0022】また、外部不揮発性メモリ14が外部メモリユニット I/F 部12に装着されているときは、前記判断104から処理113に分岐し、回線より送られてきたプログラムデータを外部不揮発性メモリ14に蓄積する。受信が終了し、全データが外部不揮発性メモリ14に蓄積された後(判断114のY)、CPU20にてラッチ回路24にダウンロード中フラグをセットする(処理115)。フラグセット終了後、外部不揮発性メモリ14に蓄積したプログラム中のダウンロードプログラムエリアにジャンプして、プログラムカウンタPCを外部不揮発性メモリ内に移す(処理116)。次に、シ

ステム制御メモリ2を構成するフラッシュメモリをイレースと、イレース終了後、外部不揮発性メモリ14内のプログラムデータをシステム制御メモリ2に転送する(処理117→処理118)。転送終了後、外部不揮発性メモリ14の所定のエリアにダウンロードパラメを受してあることを示すフラグ、受信した機器の機番や電話番号等)を格納する(処理119)。その後、CPU20にてラッチしし、処理119)。その後、CPU20にてリセットしにダウンロード中フラグをリセットしにダウンロード中フラグをリセットしたダウンロードプログラムエリアにジャンプして、プログラムエリアにジャンプして、プログラムエリアにジャンプして、プログラムエリアにジャンプして、プログラムエリアにジャンプして、プログラムカウンタPCをシステム制御メモリ内に戻す(処理121)。これにより、前記同様、本ファクシミリ装置は、ダウンロードしたシステム制御用プログラムに従って動作する。

【0023】次に、ダウンロード中電源オフ後の復帰動 作について図4のフローチャートを参照して説明する。 【0024】上記一連の動作の中で、システム制御メモ リ2のイレース中及び画像蓄積装置10又は外部不揮発 性メモリ14からシステム制御メモリ2にプログラムを 転送中(図3の処理109~110又は処理117~1 18間)に、電源オフ(パワーダウン)の状態が発生し た場合、バッテリ11にてバックアップされたラッチ回 路24にダウンロード中フラグがセットされており、電 源再投入の際、パワーオンリセット回路27にてリセッ ト信号RESETが出力され、このリセット信号RES ETにてラッチ回路25にダウンロード中フラグをラッ チする。ラッチ回路25にてラッチされたフラグ信号は チップセレクトチェンジ信号CSCHGとしてチップセ レクトスワップ回路26に入力され、画像蓄積装置10 又は外部不揮発性メモリ14へのチップセレクト信号C HGRAM又はCHGEXMEMとシステム制御メモリ 2へのチップセレクト信号 CHGROMが入れ替えられ る。また、フリップフロップ回路 (F/F) 28, 29 にてシステムクロック CLKの1周期分遅延させたりセ ット信号RSTがCPU20に供給されるため、チップ セレクトスワップ回路26にてチップセレクト信号が入 れ替えられた後、CPU20のフェッチ動作が始まる。 従って、リセット解除後、CPU20は画像蓄積装置1 0 又は外部不揮発性メモリ14内のプログラムエリアよ りプログラムフェッチを行うため、正常に立ち上がるこ とができる。

【0025】また、イニシャル処理が終了後、CPU20にてチップセレクトチェンジ信号CSCHGの状態を入力ポート21を介して認識することにより、チップセレクト信号が入れ替わっていた場合、すなわちダウンロード中フラグがセットされていた場合、システム制御メモリ2をイレースして画像蓄積装置10又は外部不揮発性メモリ14よりシステム制御メモリ2にプログラム転送を行う。その終了後、CPU20より出力ポート22を介してシステムリセット信号CPURSTをパワーオ

ンリセット回路27に出力する。パワーオンリセット回 路27では、この信号により各ペリフェラルにリセット 信号RESETを出力し、再起動を行う。このリセット 信号RESETにより、ラッチ回路24,25の各状態 はリセットされ、チップセレクトスワップ回路26も初 期化される。従って、リセット解除後は、CPU20は システム制御メモリ2よりプログラムフェッチを行う。 【0026】すなわち、電源再投入(パワーオン)によ り図4に示す処理フローが開始すると、まず、ダウンロ ード中フラグがセット(ON)されているか否かをチェ ックし、セットされていなければ、そのままイニシャル 動作に移行する(判断201のN→処理202)。一 方、ダウンロードフラグがセットされておれば、さらに 外部不揮発性メモリ14が装着されているか否かをチェ ックする(判断201のY→判断203)。外部不揮発 性メモリ14が装着されていなければ(判断203の N)、処理204に進んで、システム制御メモリ2をイ レースする。次に、画像蓄積装置10内に蓄積されてい るダウンロードプログラムをシステム制御メモリ2に転 送して書き込む(処理205)。そして、CPU20よ り上述したシステムリセット処理を実行する(処理20 6) 。

【0027】また、外部不揮発性メモリ14が装着されておれば(判断203のY)、処理207に分岐して、上記同様システム制御メモリ2をイレースする。次に、外部不揮発性メモリ2内に蓄積されているダウンロードプログラムをシステム制御メモリ2に転送して書き込む(処理208)。転送終了後、外部不揮発性メモリ14の所定のエリアに上述したようなダウンロードパラメータを格納する(処理209)。そして、CPU20より上述したシステムリセット処理を実行する(処理210)。

【0028】以上のように、電話回線からのプログラムデータをシステム制御メモリ2へダウンロードする際に用いる一時蓄積用メモリとして、バッテリバックアップされた画像蓄積装置10を流用するとともに、ダウンロード状態をバッテリバックアップされたフラグにて管理し、ダウンロード中の電源断に際して再度電源が投入された場合に、前記フラグの状態に基づきダウンロードを継続して行えるようにしたので、システム制御メモリ2がイレース状態で電源断となっても電源再投入時、ダウンロード動作を継続して行うことができ、正常に動作を開始することができる(請求項1に対応)。

【0029】また、外部不揮発性メモリ14が装着される外部メモリユニット I/F部12を備えて、外部不揮発性メモリ14が装着されているときは、プログラムのシステム制御メモリ2へのダウンロードを外部不揮発性メモリ14を介して行うようにしたので、上記と同様な効果が得られるとともに、外部不揮発性メモリ14の交換により複数の個別機能プログラムに対応することがで

き、各種の個別機能プログラムを毎回ダウンロードする ことなく、それぞれ一度のダウンロードのみで利用する ことができるようになる。すなわち、一つの機能プログ ラムのダウンロードが完了した後、外部不揮発性メモリ 14を取り外し、別の外部不揮発性メモリを実装するこ とにより、回線より転送される各種機能プログラムをそ れぞれ別々の外部不揮発性メモリに保存することができ る。さらに、ダウンロード中に電源断となり、電源オフ の時間が画像蓄積装置10のバッテリバックアップ可能 時間より長い場合でも、電源再投入時、正常なダウンロ ード動作を行うことが可能となる(請求項2に対応)。 【0030】最後に、電話回線からのダウンロードプロ グラムが格納された外部不揮発性メモリ14を外部メモ リユニットI/F部12に装着して、システム制御メモ リ2にダウンロードする処理を図5のフローチャートを 参照して説明する。

【0031】まず、操作表示部3よりダウンロード指示が入力されるのを待つ(判断301のNループ)。ダウンロード指示が入力されると、外部不揮発性メモリ14の所定のエリアに格納されたダウンロードパラメータを読み込んで、当該パラメータが本機器のものか否かをチェックする(判断301の $Y \rightarrow$ 判断302)。ダウンロードパラメータが本機器のものでなければ、他の機器でダウンロードしたものの流用となるので、操作表示部3にダウンロード不可を表示して、その旨をオペレータに通知し、処理を終了する(判断302の $Y \rightarrow$ 処理303)。

【0032】一方、ダウンロードパラメータが本機器の ものであれば、さらに、ダウンロード中フラグがセット (ON) されているか否かをチェックする(判断302 のY→判断304)。ダウンロード中フラグがセットさ れていなければ、システム制御メモリ2のイレースに備 えてダウンロード中フラグをセットする(判断304の N→処理305)。フラグセット終了後、外部不揮発性 メモリ14に格納されているプログラム中のダウンロー ドプログラムエリアにジャンプして、プログラムカウン タPCを外部不揮発性メモリ内に移す(処理306)。 次に、システム制御メモリ2を構成するフラッシュメモ リをイレースし、イレース終了後、外部不揮発性メモリ 14内のプログラムデータをシステム制御メモリ2に転 送する(処理307→処理308)。転送終了後、CP U20にてラッチ回路24にセットしたダウンロード中 フラグをリセットし(処理309)、システム制御メモ リ2内のイニシャルプログラムエリアにジャンプして、 プログラムカウンタPCをシステム制御メモリ内に戻す (処理310)。これにより、本ファクシミリ装置は、 ダウンロードしたシステム制御用プログラムに従って動 作する。

【0033】また、前記判断304にて、ダウンロード中フラグがセットされておれば、処理311に分岐し

て、システム制御メモリ2をイレースする。次に、外部 不揮発性メモリ14内に蓄積されているダウンロードプログラムをシステム制御メモリ2に転送して書き込む (処理312)。そして、CPU20より前述したシステムリセット処理を実行する(処理313)。

【0034】以上のように、外部不揮発性メモリ14に ダウンロードプログラムとともに、ダウンロードした機 器を特定するようなパラメータを一緒に格納しておき、 このダウンロードパラメータをチェックしてダウンロー ドするか否かを制御するようにしたので、着脱自在な外 部不揮発性メモリ14にダウンロードプログラムを蓄積 するようにしても、そのプログラムの他機種への流用を 防ぐことができ、ダウンロードプログラムが格納された 外部不揮発性メモリ14にプロテクトを掛けることが可 能となる。

【0035】なお、上記実施形態においては、本願の各発明をファクシミリ装置に適用した場合について説明したが、ファクシミリ等の通信機能を有する各種情報処理装置に適用しても、上記と同様の作用、効果が得られる。すなわち、本願の請求項1に記載の発明は、画像データの通信機能を有する装置に適用可能であり、請求項2と請求項3に記載の発明は、画像データ以外の通信機能を有する装置にも適用可能である。

[0036]

【発明の効果】以上のように、本願の請求項1記載の発 明によれば、通信画像データを一時蓄積する画像蓄積装 置を有するとともに、プログラムメモリとしてフラッシ ュメモリを搭載し、このプログラムメモリに格納するプ ログラムデータを通信回線を介してダウンロードしてプ ログラムメモリの内容を更新する機能を備えた通信装置 において、画像蓄積装置として、ダウンロードするプロ グラムデータ以上の容量を有し、バッテリバックアップ されたメモリを用いるとともに、ダウンロード状態信号 を保持するバッテリバックアップされたダウンロード状 態信号保持手段と、このダウンロード状態信号保持手段 に保持された状態信号がダウンロード中を示すとき、プ ログラムメモリへのチップセレクト信号を画像蓄積装置 に切り換えるチップセレクト信号切換手段と、通信回線 を介して送られてくるデータがプログラムデータのと き、当該プログラムデータを画像蓄積装置に蓄積すると ともに、ダウンロード状態信号保持手段にダウンロード 中を示す状態信号を設定し、その後、プログラムメモリ を消去してから画像蓄積装置に蓄積されたプログラムデ ータをプログラムメモリに書き込む制御手段とを備え、 電源投入時、ダウンロード状態信号保持手段に保持され た状態信号がダウンロード中を示す場合、プログラムメ モリを消去して画像蓄積装置に蓄積されたプログラムデ 一夕をプログラムメモリに書き込むようにしたので、ブ ログラムメモリを構成するフラッシュメモリがイレース された状態で電源断となっても、電源再投入時、ダウン

ロード動作を継続して行うことができ、正常に動作を開始することができる効果がある。

【0037】また、請求頃2記載の発明によれば、プロ グラムメモリとしてフラッシュメモリを搭載し、このプ ログラムメモリに格納するプログラムデータを通信回線 を介してダウンロードしてプログラムメモリの内容を更 新する機能を備えた通信装置において、電気的に書き込 み可能な不揮発性メモリから成る外部メモリユニットが 着脱自在に接続される外部メモリユニットインタフェー ス部と、ダウンロード状態信号を保持するバッテリバッ クアップされたダウンロード状態信号保持手段と、この ダウンロード状態信号保持手段に保持された状態信号が ダウンロード中を示すとき、プログラムメモリへのチッ プセレクト信号を外部メモリユニットに切り換えるチッ プセレクト信号切換手段と、通信回線を介して送られて くるデータがプログラムデータのとき、当該プログラム データを外部メモリユニットに蓄積するとともに、ダウ ンロード状態信号保持手段にダウンロード中を示す状態 信号を設定し、その後、プログラムメモリを消去してか ら外部メモリユニットに蓄積されたプログラムデータを プログラムメモリに書き込む制御手段とを備え、電源投 入時、ダウンロード状態信号保持手段に保持された状態 信号がダウンロード中を示す場合、プログラムメモリを 消去して外部メモリユニットに蓄積されたプログラムデ ータをプログラムメモリに書き込むようにしたので、前 記請求項1と同様な効果が得られるとともに、外部メモ リユニットを交換することにより複数の個別機能プログ ラムに対応することができ、各種の個別機能プログラム を毎回ダウンロードすることなく、それぞれ一度のダウ ンロードのみで利用することができる効果がある。ま た、ダウンロード中の電源断後の電源オフ時間が画像蓄 積装置のバッテリバックアップ可能時間より長い場合で も、電源再投入時、正常なダウンロード動作を行うこと ができる効果がある。

【0038】さらに、請求項3記載の発明によれば、請求項2に記載の通信装置において、通信回線からのプログラムデータを外部メモリユニットを介してプログラム

メモリにダウンロードする際に、外部メモリユニットに 当該通信装置を特定するパラメータを格納しておき、パ ラメータが格納された外部メモリユニットに蓄積された プログラムデータのプログラムメモリへの書き込みは、 そのパラメータが当該通信装置のものであるときのみ実 行するようにしたので、請求頃2と同様な効果が得られ るとともに、通信回線よりダウンロードした機種にのみ 使用可能なように、外部メモリユニットにプロテクトを かけることが可能となる効果がある。

【図面の簡単な説明】

【図1】本願の各発明に係る実施形態としてのファクシ ミリ装置を示すブロック構成図。

【図2】上記図1におけるシステム制御部内の本発明に 係わる部分を示す構成図。

【図3】上記実施形態において、プログラムデータをダ ウンロードする動作を示すフローチャート。


【図4】同じく、ダウンロード中電源オフ後の復帰動作を示すフローチャート。

【図5】同じく、ダウンロードプログラムが格納された外部不揮発性メモリを外部メモリユニットI/F部に装着して、システム制御メモリにダウンロードする動作を示すフローチャート。

【符号の説明】

- 1 システム制御部
- 2 システム制御メモリ
- 10 画像蓄積装置
- 11 バッテリ
- 12 外部メモリユニット I / F部
- 14 外部不揮発性メモリ
- 20 CPU
- 21 入力ポート
- 22 出力ポート
- 23 チップセレクト生成回路
- 24,25 ラッチ回路
- 26 チップセレクトスワップ回路
- 27 パワーオンリセット回路
- 28,29 フリップフロップ回路

【図1】



[図2]

